Researches
脳埋込型集積化知能デバイス【Intelligent Si neural probe】
脳内に埋め込んで、皮質から深部までの脳全体の電気的・化学的情報を収集し、脳機能の解析や脳神経疾患治療・脳機能張などを可能とする脳インプラント多機能集積化神経プローブの研究を行っています。プラットフォームとなるシリコン製プローブの先端には脳神経の活動電位を高密度に記録できる両面電極や脳内のｐＨ等を測定する化学センサ、薬液を注入するマイクロ流路、光による刺激を可能にする光導波路などを作り込んで、脳内の種々の情報を記録します。神経プローブの根本には記録した情報を処理する集積回路を搭載します。処理した情報を外部の装置に有線または無線で送り、さらに詳細に調べることもできます。神経プローブ自体に多様なセンシング機能と知能的な情報処理機能を持たせることで、従来よりも多くの情報を一度に入手して解析することが可能になります。これまで、本研究室ではSiウェハ貼り合わせ法を用いてマイクロ流路付き両面電極神経プローブを作製しています。この神経プローブを用いて興奮性の神経伝達物質であるグルタミン酸をモルモットの海馬スライスに投与し、神経細胞を局所的に刺激すると同時に神経細胞活動電位の記録も行っています。また、同一神経プローブ上に記録電極と光導波路を形成し、光刺激を行いながら神経活動を記録することが可能なプローブも開発しています。これら種々の神経プローブを国内外の研究機関に提供しており、基礎から医療応用まで幅広い共同研究を展開しています。
Intelligent Si neural probe system
Intelligent Si neural probe family developed in this laboratory
完全埋め込み型人工網膜【Fully-implantable retinal prosthesis】
高齢化社会の進行に伴い、加齢黄斑変性のような老化に起因する眼疾患によって失明する患者数が増加しており、特に我が国においてその傾向が顕著です。また、網膜色素変性症の患者は全世界で約300万人もいると言われています。加齢黄斑変性や網膜色素変性症では、光信号を電気信号へ変換する機能を持つ網膜内の視細胞が部分的に変性、死滅して失明してしまいます。これらの疾患に対しては効果的な医学的治療法がまだ確立されておらず、一度発症すると高い確率で視覚を失ってしまいます。現在、世界には4500万人の失明患者がいると言われていますが、今後これらの疾患による失明患者の割合がいっそう増加していくと考えられています。一方、これまでの研究で、加齢黄斑変性や網膜色素変性症では、視細胞以外の網膜細胞が高い確率で生存していることが分かっています。現在、iPS細胞から視細胞を再生する治療法に関する研究が行われていますが、工学の分野においても、残存する網膜細胞を電気刺激することで失われた視覚の再建を図る人工網膜の開発が広く行われています。本研究室では、3次元積層人工網膜チップを有する完全埋め込み型人工網膜の開発を行っています。この人工網膜は、3次元積層人工網膜チップ、刺激電極アレイを有するフレキシブルケーブル、整流・平滑・電圧制御回路、電力を受電するコイルからなり、これらを一つのモジュールとして一体化し眼球内に埋め込みます。3次元積層人工網膜チップは、3次元集積化技術を用いて、フォトダイオードアレイからなる受光素子チップとエッジ強調のような高次視覚情報処理、および刺激電流を生成するLSIチップを縦方向に積層し、チップ間を貫通するシリコン貫通配線(Through Si Via; TSV)と金属マイクロバンプにより各チップを電気的に接続したものです。この3次元積層人工網膜チップの最表面にあるのは受光素子のみであり、高開口率・高解像度・小型軽量・高次視覚情報処理が実現可能となります。これまでに、外部の明るさに対応した双極性の網膜刺激電流パルス列を出力する機能やエッジ検出機能を有する1500画素クラスの人工網膜チップの設計・試作を行っています。また、人工網膜チップを埋め込んで光覚を誘起(*)することにも成功しています。
(*)被験動物の脳誘発電位(EEP: Electrically Evoked Potential)の測定による
Fully-implantable retinal prosthesis
3-D stacked retinal prosthesis chip
3次元集積回路技術とアナログ・デジタル集積回路設計【3D-IC technology and Analog/Digital LSI design】
集積回路(LSI)の高性能化は微細化を指導原理としており、現在、LSIの主要構成素子であるMOSFETの最小ゲート長は、生産レベルでは2０ナノメートル台、研究レベルでは１０ナノメートル以下まで到達しています。しかし、素子間をつなぐ配線やシステムLSIの機能ブロック間をつなぐ長距離配線(グローバル配線)での伝搬遅延がLSI高性能化のボトルネックになってきています。この配線ボトルネック問題を解決するために、３次元集積回路及び３次元集積化技術に注目が集まっています。３次元集積化技術は複数のLSIチップを薄層化して縦方向に積層して、チップ間を金属マイクロバンプとシリコン貫通配線(Through Si via; TSV)により電気的に接続する技術であり、1989年に東北大学の小柳光正教授により初めて提案されました。本研究室ではこの３次元集積化技術を基盤として、将来の自動運転システムに応用できる３次元イメージセンサ、スピン注入磁化反転型磁気トンネル接合デバイスを使った不揮発性メモリ(SPRAM: SPin-transfer torque RAM)と論理集積回路を３次元積層したリコンフィギュラブルスピンプロセッサ、失明患者の視力を再生するための３次積層人工網膜チップ、積層神経プローブなどの基本技術の開発に成功しています。 また、センサやRF回路、MEMS、バイオチップ、光素子などの異種デバイス、異種材料、異サイズチップを積層する３次元ヘテロ集積化技術にも注力しており、この３次元ヘテロ集積化チップを作製するために必要な高度なプロセス技術開発を進めています。高アスペクト比の微細なTSVや微小マイクロバンプ電極の形成技術に加えて、チップやウエハの接合技術、液体の表面張力を駆動力とした高精度なチップ位置合わせ技術、機能性高分子を用いた絶縁膜や接着・剥離技術などを研究しています。動画では、水滴の表面張力を利用してチップを1μｍ以下の高精度で積層可能なセルフアセンブリ(自己組織化実装）技術によって、チップの位置合わせ過程を高速カメラで撮影した映像を紹介しています。0.1秒以内の瞬時に、大量のチップを一括で位置合わせして積層できるこの技術は、直径200ｍｍのシリコンウエハ上にチップを積層できるプロトタイプ機の開発が終わり、現在、直径300ｍｍのシリコンウエハに適用できる装置の開発を進めています。 上記の3次元集積回路や3次元ヘテロ集積化チップに使用しているアナログ集積回路とデジタル集積回路は全て研究室で積層用に設計したものを使用しています。
3D-IC with TSV
Capillary Self-Assembly for 3D-IC I:
side and top views by high-speed camera
Capillary Self-Assembly for 3D-IC II:
zoom-in for the side view by high-speed camera
Capillary Self-Assembly for 3D-IC III:
simultaneous multichip assembly
3-D stacked reconfigurable spin processor